2025年河北省高等职业院校技能大赛“集成电路应用开发”(高职组)赛项样题

集成电路应用开发赛项来源于集成电路行业真实工作任务，由“集成电路设计验证”、“集成电路工艺仿真”、“集成电路测试开发”三个模块组成。

一、集成电路设计验证

（一）子任务 1

使用集成电路设计软件， 根据下面功能要求，使用0.18μm 工艺 PDK，设计集成电路原理图并进行功能仿真；在此基础上完成版图设计和验证。

1.任务要求

设计一个鉴幅器，它有两个稳定状态，从一个状态到另一个状态的转换取决于输入信号的幅度，可以将非矩形脉冲变成矩形脉冲。

2.操作过程

（1）根据给定的工艺库选择 P 和 N 两种 MOS 管,其沟道长度均为 1.5μm，MOS 管数量尽量少。

（2）设置电路引脚，包括1 个电源 VCC（电源值为5V）、

1 个地信号 GND、1 个输入信号端 VIN、1 个信号输出端

VOUT。

（3）根据裁判现场抽取确定 VTP、VTN 值，选手运行仿真程序，确定相应管子的沟道宽度，并展示输出结果。

（4）完成版图设计，需考虑放置焊盘和布局的合理性，

并且版图面积尽量小。

（5）通过 DRC 检查与 LVS 验证。

3.现场评判要求

（1）只允许展示已完成的电路图、仿真图、DRC 检查和 LVS 验证结果、版图及尺寸。

（2）不能进行增加、删除、修改、连线等操作。

（二）子任务 2

利用给定的 FPGA 芯片内部资源，根据要求设计逻辑模块，完成功能仿真验证并下载至 FPGA 芯片验证功能。

1.任务要求

（1）FPGA 应用系统板开发

比赛用 FPGA 应用系统板分成两部分，一部分是比赛现场提供的已经设计完成的 FPGA 应用基础板，另外一部分是需要选手设计焊接的 FPGA 应用开发板。

首先根据比赛所提供的 PCB 板和电子元器件以及相关装配图等，进行 FPGA 应用开发板的设计及焊接；在此基础上将比赛现场提供的FPGA 应用基础板装接到 FPGA 应用开发板上，形成完整的 FPGA 应用系统板。

（2）FPGA 程序设计与下载验证

设计一个状态机，该状态机包括 1 个时钟信号，1 个信号输入端IN 和 3 个信号输出端 OUT1、OUT0、HZ。状态机的状态转移要求如表 1 所示，在 CLK 上升沿触发进行状态转移。比赛选手采用 Verilog HDL 语言，并使用相关软件完成电路设计和功能仿真，并将设计下载到 FPGA 应用系统板上进行功能验证。

表 1 状态转移表

|  |  |  |
| --- | --- | --- |
| 序号 | 状态转移 | 转移条件 |
| 1 | 00—>01 | 0/0 |
| 2 | 01—>10 | 0/0 |
| 3 | 10—>11 | 0/0 |
| 4 | 11—>00 | 0/1 |
| 5 | 00—>11 | 1/1 |
| 6 | 11—>10 | 1/0 |
| 7 | 10—>01 | 1/0 |
| 8 | 01—>00 | 1/0 |

2.操作过程

（1）采用 FPGA 应用系统板频率为 32MHz 的晶振；

（2）选手设计一个分频器，将 32MHz 进行分频，产生的信号作为表 1 所示状态机的时钟输入；

（3）设计表 1 所示的状态机；

（4）使用 Verilog HDL 设计七段数码管译码电路；

（5）将 OUT1OUT0 组合的二进制数经译码后，送到 FPGA 应用系统扩展板的七段数码管上进行显示，从数码管上直接读出 0，1，2，3 这四个数。

3.现场评判要求

（1）只允许展示已完成的电路图、验证结果等。

（2）FPGA 系统板不能进行增加、删除、修改、连线等操作。

二、集成电路工艺仿真

（一）子任务 1

基于集成电路工艺仿真平台，回答集成电路制造环节相关知识方面的问题。

1.单选题

（1）将预行制好的掩膜版直接和涂有光刻胶的晶片表面接触，再用紫外光照射来进行曝光的方法，称为（）曝光。

A、接触式

B、接近式

C、投影式

D、扫描式

（2）用四氯化硅氢还原法进行硅提纯时，通过（）可以得到高纯度的四氯化硅。


A、高温还原炉

B、精馏塔

C、多晶沉积设备

D、单晶炉

（3）视频中是某台正在作业的设备，当该区域的液体供应不足时，可能会造成下列选项中的哪种现象？（）



A、切割崩边

B、晶粒脱离蓝膜

C、划片位置偏移

D、蓝膜开裂

（4）避光测试是通过显微镜观察到待测点位置、完成扎针位置的调试后，用（）遮挡住晶圆四周，完全避光后再进行测试。


A、气泡膜

B、不透明袋

C、黑布

D、白布

（5）在视频中，（）不属于没有被粘接而留在蓝膜上的晶粒。



A. 崩边

B. 正常良品

C.针印过深

D.针印偏出 PAD 点

（6）溅射法是由（）轰击靶材表面，使靶原子从靶表面飞溅出来淀积在衬底上形成薄膜。

A、电子

B、中性粒子

C、负离子

D、带能离子

（7） 通常一个片盒中最多装（）片晶圆。

A、15

B、20

C、25

D、30

（8） 利用全自动探针台进行扎针测试时，关于上片的步骤，下列所述正确的是（）。

A、打开盖子→片盒放置→片盒下降→片盒到位→片盒

固定→合上盖子

B、打开盖子→片盒放置→片盒到位→片盒下降→片盒固定→合上盖子

C、打开盖子→片盒放置→片盒下降→片盒固定→片盒到位→合上盖子

D、打开盖子→片盒放置→片盒固定→片盒下降→片盒到位→合上盖子

（9）晶圆切割的作用是（）。

A、对晶圆边缘进行修正

B、将完整的晶圆分割成单独的晶粒

C、在完整的晶圆上划出切割道的痕迹，方便后续晶粒的分离

D、切除电气性能不良的晶粒

（10）点银浆时，银浆的覆盖范围需要（）。

A、小于 50%

B、大于 50%

C、大于 75%

D、不小于 90%

2.多选题

（1）杂质以恒定的表面杂质浓度源源不断的通入，该扩

散过程称为（）。

A、恒定源扩散

B、预淀积

C、有限源扩散

D、再分布

（2）工艺用水中可能存在的污染物有（）。

A、颗粒

B、细菌

C、有机物

D、溶解氧

（3） 晶圆框架盒的主要作用为（）。

A、固定并保护晶圆，避免其随意滑动而发生碰撞口 B、用于储存晶圆的容器

C、保护蓝膜，防止晶圆上的蓝膜受到污染

D、便于周转搬运

（4） 二氧化硅作为选择性扩散掩蔽层的条件有（）。

A、二氧化硅膜足够厚

B、二氧化硅性质比较稳定

C、杂质在二氧化硅中的扩散系数远远小于在硅中的扩散系数

D、二氧化硅的绝缘性比较好

（5） 掺氯氧化的好处是（）。

A、降低固定氧化物电荷

B、对 Na+俘获和中性化

C、能抑制氧化层错

D、迫使原子更快的穿越氧化层

（6） 光刻胶的最重要的性能指标有（）。

A、灵敏度

B、分辨率

C、粘附性

D、抗蚀性

（7） 切片是抛光片制备中一道重要的工序，因为这一工

序基本上决定了硅片的四个重要参数，即晶向以及（）。

A、平行度

B、直径

C、翘度

D、厚度

（8）软烘（soft bake）的目的是什么？（）。

A、将硅片上覆盖的光刻胶溶剂去除

B、增强光刻胶的粘附性以便在显影时光刻胶可以很好

地粘附

C、缓和在旋转过程中光刻胶膜内产生的应力

D、使显影后的胶膜更加坚硬

（9）在全自动探针台上进行扎针调试时，需要根据晶圆测试随件单在探针台输入界面输入的信息包括（）。

A、晶圆产品名称

B、晶圆印章批号

C、晶圆片号

D、晶圆尺寸

（10）砷化镓的湿法腐蚀溶液包括（）。

A、HF

B、H2SO4

C、H2O2

D、H2O

（二）子任务 2

基于集成电路工艺仿真平台，进行集成电路制造环节相关技能方面的操作。

1. 晶圆清洗

（1）考核技能点

考查清洗剂的使用、清洗时间和温度、气体喷射参数等。

（2）具体操作

在虚拟仿真中通过设置抛光片清洗设备参数、执行工艺流程并以操作、图片或问答的形式考查对清洗的目的、清洗剂的类型、不同有机污染物的处理方法等内容。

2. 扩散工艺

（1）考核技能点

考查操作氧化炉进行扩散工艺，并在炉管内开始扩散的过程，同时为保证后续工艺质量，需要检验扩散层的质量，确认本次扩散情况，同时监控氧化炉工作是否正常。

（2）具体操作

在虚拟仿真中通过设置氧化炉的设备参数、执行工艺流程并以操作、图片或问答的形式考查对杂质源选择、温度控制、扩散时间及速率等工艺流程的理解。

3. 离子注入

（1） 考核技能点

考查对离子注入技术的认知与设备参数设置，通过设置所需的半导体掺杂类型，并能够在注入完成后退火以缓和注入过程中的损伤。

（2） 具体操作

在虚拟仿真中通过设置离子注入机的设备参数、执行工艺流程并以操作、图片或问答的形式考查对杂质掺入、电学性质改变、硬化表面等工艺流程的理解。

4. 晶圆减薄与划片

（1）考核技能点

考查准确设置减薄机与划片机工作参数的能力。

（2）具体操作

在虚拟仿真中需要选择适当的刀具以及准确设置刀具参数的能力，如刀盘速度、刀盘深度；划片工艺中调节参数的能力，如刀盘压力、过渡速度等。检查划片面质量，测量划片线的精度和平整度等。

5. 注塑与电镀去溢料

（1）考核技能点

考查塑封和电镀去溢料技术的认知与设备参数设置，通过塑封胶注保护和封装集成电路芯片，并通过电镀的方式去除溢出金属料。

（2）具体操作

在虚拟仿真中通过设置注塑机与电镀机等的设备参数、执行工艺流程并以操作、图片或问答的形式考查对塑封胶注入时间、固化温度、电镀处理、清洗等工艺流程的理解。

三、集成电路测试开发

参赛选手从现场下发的元器件中选取待测试芯片及工装所需元件和材料，参考现场下发的技术资料（芯片手册、元器件清单等），在规定时间内，按照相关电路原理与电子装接工艺，设计、焊接、调试工装板，搭建和配置测试环境，使用测试仪器与工具，实施并完成测试任务。

集成电路测试共分为数字集成电路测试、模拟集成电路测试和专用集成电路测试三项子任务。

（一）子任务一：数字集成电路测试

例如待测芯片：译码器 (例如SN74LS139N)，引脚图如图 1 所示。




图 1 SN74LS139N 引脚图

1.参数测试

（1）静态测试：

1）测试条件：VCC=5V，Eb=1;

2）测试要求：测试 9、10、11、12 引脚，输出测试结果并标注单位；

（2）VOH 输出高电平电压测试

1）测试条件：VCC=4.75V，IOH=-0.4mA，VIL=0.8V;

2）测试要求：测试 4、5、6、7 引脚，输出测试结果并标注单位；

（3）IOL 输出低电平电流测试

1）测试条件：IOL = 4 mA, VCC =4.75V；

2）测试要求：测试 4、5、6、7 引脚，输出测试结果并标注单位；

（4）IIL 输入低电平电流测试

1）测试条件：VCC = 5V, VI = 0.4V；

2）测试要求：测试 4、5、6、7 引脚，输出测试结果并标注单位；

2.功能测试

设计、焊接、调试完成测试工装，用该译码器驱动四位LED 循环显示，搭建并配置测试环境，测试 O0a-O3a 输出电压值并标注单位。

（二）子任务二：模拟集成电路测试

例如待测芯片：OPA2277。OPA2277 是双运放集成电路，

它采用 8 脚双列直插塑料封装，内部包含四组形式完全相同的运算放大器，除电源共用外，两组运放相互独立。其引脚功能如图 2 所示:




图 2 OPA2277 引脚及功能示意图

图 2 中 V+为正电源端；V-为负电源端；-IN 为反相输入端；+IN 为同相输入端；OUT 为输出端。其工作条件为：单电源：4V～36V；双电源：±2V～±16V。测试电路图如图所示：




图 3 OPA2277 参数测试图

1.参数测试

(1) IB 输入偏置电流测试

1）测试条件：单电源 5V 供电；

2）测试要求：分别记录单电源及双电源供电时的测试结果并标注单位；

(2) VOS 失调电压测试

1）测试条件：单电源 10V 供电；

2）测试要求：记录测试结果并标注单位；

(3) CMRR 共模抑制比测试

1）测试条件：单电源 10V 供电；

2）测试要求：记录测试结果并标注单位；

（4）AOL 开环增益测试

1）测试条件：双电源±10V 供电；

2）测试要求：记录测试结果并标注单位；

2.应用电路测试

利用比赛现场提供的 LM324 芯片、万能板、各类阻容元件等，搭建一个如图 4 所示 300mA 的恒流源。




图 4 恒流源电路图

测试并记录以下数据;

（1）UI；

（2）恒流源输出电流稳定性；

（3）负载两端的电压以及纹波系数；

（4）恒流源的效率；

（三）子任务三：光感集成电路测试

例如待测芯片：SKY78048。光感集成电路 SKY78048 为光感芯片，该芯片利用 IIC 通信协议进行工作。选手根据参考驱动代码，将其在自行编写的测试程序里面进行实现：

（1）OS 测试

编写测试程序，对该芯片所有管脚施加-100μA 的电流进行开短路测试，输出测试结果并标注单位；

（2）Leackage 测试

1）测试条件：VCC=5V，VIL=0V，VIH=5.25V；

2）测试要求：输出测试结果并标注单位；

（3）读写功能测试

1）测试条件： a、VCC=5V，输入一组数据至寄存器； b、VCC=5V，读取存入寄存器的数据；

3）测试要求：输出测试结果并标注单位。